

Farkas Gábor<sup>1</sup>

# SDR-adatfolyam feldolgozása korszerű módszerekkel

## Modern Methods for Processing SDR Data Stream

### Absztrakt

Napjainkban a félvezető technológia fejlettsége már lehetővé teszi, hogy SDR-ek segítségével rádiójeleket nagy sávszélességgel mintavételezzünk és rögzítsünk. Ennek számos előnye van, viszont a sávszélesség növekedésével a feldolgozandó adatmennyiség olyan mértékűre bővíthet, hogy azt hagyományos számítógéppel már nem lehet valós időben feldolgozni vagy letárolni. Így célszerűvé válik olyan programozható célhardverek alkalmazása, mint például az FPGA-k, amelyekkel a jelfeldolgozás hatékonysága jelentősen növelhető. Az ezekben az eszközökben rejlő lehetőségek kihasználásához mélyreható szakmai ismeretek szükségesek. Kutatásaim és tapasztalatom alapján nincs egységes módszer az FPGA-k témához kapcsolódó funkcióinak kialakítására vonatkozóan, ezért szükségesnek látom, hogy a szakirodalom tanulmányozását követően olyan módszertant alakítsak ki, amellyel az FPGA-val történő nagy sebességű adatfogadást képesek lehetünk optimalizálni.

Kulcsszavak: SDR, FPGA, OSI-modell, jelfeldolgozás, gigabit Ethernet

### Abstract

Today, the development of semiconductor technology makes it possible to receive and record radio signals with a high bandwidth using SDRs. This has many advantages, but as it grows, the amount of data to be processed can grow to such an extent that it can no longer be processed or stored in real time with a traditional computer. Thus, it becomes appropriate to use programmable target hardware such as FPGAs, which can be used to significantly

<sup>1</sup> Doktori hallgató, Nemzeti Közszolgálati Egyetem Katonai Műszaki Doktori Iskola, e-mail: [farkas.gabor.csp@gmail.com](mailto:farkas.gabor.csp@gmail.com)

*increase the efficiency of signal processing. In order to take advantage of the potential of these tools, in-depth professional knowledge is required. According to my experience, there is no uniform method for developing the functions of FPGAs related to my topic. In this way, I see it as necessary, after studying the literature, to formulate a method that enables high-speed data reception with the FPGA in an optimal way.*

*Keywords: SDR, FPGA, OSI model, signal processing, gigabit Ethernet*

## Bevezetés

A szoftverrádiók (*software defined radio* – SDR) megjelenésével új perspektívák nyíltak a rádiókommunikációs eszközök területén. A modern, védelmi szféra számára fejlesztett rádió adó-vevők jellemzően SDR-alapon nyugszanak. A technológiával könnyebben megvalósíthatók olyan kommunikációs eljárások, mint például a kiterjesztett spektrumú vagy a frekvenciaugratásos jelátviteli módok, amelyeket lényegesen nehezebb zavarni vagy lehallgatni, így számottevő potenciált hordoznak a katonai felhasználás tekintetében.<sup>2</sup> Ezek az eszközök a NATO kognitív rádió fejlesztésére tett törekvései tekintetében is fontos szereplőnek számítanak, ahol szükséges a gyors hangolhatóság és a jelfeldolgozás rugalmas megvalósításának lehetősége.<sup>3</sup>

Számos SDR-típus érhető el, amelyek különféle frekvenciatartományokban működnek és más-más sávzélességgel rendelkeznek. Jellemzőjük, hogy USB- vagy Ethernet-csatlakozási lehetőséget biztosítanak az adatfolyam továbbításához. A drágább és jobb műszaki paraméterekkel rendelkezők általában az utóbbit használják. Ilyen például az Ettus Research által fejlesztett USRP N széria is, amelyet a MATLAB és a GNU Radio szoftverek egyaránt támogatnak.



1. ábra: Ettus Research USRP N200 szoftverrádió

Forrás: Ettus Research USRP N200 termékadatlap

<sup>2</sup> HAIG et al. 2014: 74–75.

<sup>3</sup> TANG–WATSON 2014: 3.

Az említett SDR-ek használatához egy számítógépre és egy azon futó szoftverre van szükség, amellyel a jelfeldolgozást, vizualizálást vagy rögzítést el tudjuk végezni. Az általam használt USRP N200 maximális mintavételi sebessége 50 MSps (*mega sample per second* – millió minta másodpercenként) 8 bites felbontás esetén.<sup>4</sup> Ebből jól látszik, ha mindössze egy csatornát veszünk figyelembe, és eltekintünk az átviteli protokoll miatt keletkező többletadattól, akkor is jelentős mennyiségű információt kell feldolgozni szoftver segítségével. Az átviteli rendszer minimális puffereelési lehetőséget biztosít, így a fogadó oldalon valós időben kell az adatokat kezelni a lehető legkisebb késleltetéssel, különben a csomagvesztés miatt a rögzíteni kívánt mintánk sérül.

Korábbi fejlesztési tapasztalataimra alapozva feltételezem, hogy a szoftveres adatfogadás sebességi korlátjaiból adódó problémákra bizonyos esetekben hatékony megoldást jelenthet egy FPGA-ra (*field programmable gate array* – programozható logikai hálózat) épülő jelfeldolgozó megoldás.

## SDR-adatfolyam csatornakapacitási igénye

Az adatátvitelhez szükséges csatornakapacitást alapvetően a mintavételi sebesség, a felbontás és a csatornák száma határozza meg. Vegyük alapul a korábban említett USRP N200 típusú SDR-t, amely 1 Gbps Ethernet-csatlakozással rendelkezik az adatfolyam továbbítása érdekében. Jelen esetben csak a vételi adatáramlást vesszük figyelembe, mivel az adó irányba történő adatküldés független a vételi csatornától az Ethernet *full-duplex* jellege miatt. Az eszköz specifikációja szerint 50 MSps az átviteli kapacitás 8 bites felbontás mellett. 16 bites felbontás esetén 25 MSps-ra csökken ez az érték. Amennyiben összefoglaljuk a lehetséges kombinációkat a felbontás és a mintavételi sebesség tekintetében, jól látszik, hogy jelen esetben a korlátot az 1 Gbps-os Ethernet-csatlakozás jelenti. A mintavételezett jel eredménye 8 bites felbontás esetén két 8 bites értékből tevődik össze, mivel az IQ- (a komplex jel csatornái: képzetes és valós) formátumban továbbítódik. Ennek eredménye, hogy 8 bites mintavétel esetén 16 bit adatmennyiséggel kell számolnunk minden egyes minta esetén. A lehetséges mintavételi sebesség, felbontás és csatornaszám relációjában szükséges elméleti csatornakapacitás-igényt az 1. táblázat foglalja össze, amelyben zöld színnel jelöltem az 1Gbps Ethernet-csatlakozás által megvalósítható kombinációkat.

1. táblázat: Elméleti csatornakapacitás-igény a mintavételi sebesség, felbontás és csatornaszám függvényében

	8 bit, 1 csatorna	16 bit, 1 csatorna	8 bit, 2 csatorna	16 bit, 2 csatorna
25 MSps	400 Mbit/s	800 Mbit/s	800 Mbit/s	1600 Mbit/s
50 MSps	800 Mbit/s	1600 Mbit/s	1600 Mbit/s	3200 Mbit/s

Forrás: a szerző szerkesztése

<sup>4</sup> USRP N200/N210 Networked Series 2019.

Az adatátvitel megvalósításához szükséges információk miatt az elméleti átviteli sebesség ténylegesen soha nem érhető el. Az OSI (*open systems interconnection* – nyílt rendszerek összekapcsolása) modellt alapul véve megadhatók az adott réteg működéséből eredő konkrét veszteségek. A szóban forgó SDR UDP (*user datagram protocol* – felhasználói adatcsomag-protokoll) adatkapcsolatot valósít meg, amelynek adatrészébe VITA 49<sup>5</sup> szabvány szerinti protokollt ágyaz, amely előszeretettel alkalmazott ebben a szegmensben. Az eszköz nem támogatja a *Jumbo-frame* (óriás csomag) átvitelt, így a standard 1518 bájtos átviteli csomagmérettel kell számolni.

2. táblázat: Maximális átviteli csomagméret, veszteségek és az elérhető tényleges adatátviteli sebesség

Átviteli csomagméret – MTU ( <i>maximum transmission unit</i> – maximális átviteli csomagméret)			bájt	1518
Veszteségek	Csomagközi szünet bájtban kifejezve ( <i>inter-frame gap</i> : 96 ns@1 Gbps)	OSI level 2	bájt	12
	Ethernet-fejléc és CRC		bájt	18
	IP-fejléc	OSI level 3	bájt	20
	UDP-fejléc	OSI level 4	bájt	8
	<b>VITA 49</b>	Fejléc (ellenőrzés nélkül)	OSI level 5	bájt
<b>VITA 49</b>	Tényleges adat	bájt		1472
<b>Ténylegesen elérhető adatátviteli sebesség</b>			Mbit/sec	962

Forrás: a szerző szerkesztése

A csomagvesztés detektálása érdekében a VITA 49 protokollban lehetőség van egy számláló alkalmazására, amely minden egyes csomag kiküldését követően eggyel növekszik. Így a vevőoldali alkalmazásban detektálható, hogy mennyi csomag veszett el, feltéve, ha a kieső csomagok darabszáma nem nagyobb, mint a számláló körbefordulási értéke.

Amennyiben korszerű számítógéppel dolgozzuk fel az SDR-adatfolyamot, akkor az operációs rendszer vélhetően támogatja a munkánkat a hálózati adatforgalom gyors feldolgozása tekintetében. Ez igaz egészen az OSI 4 szintig, viszont a VITA 49 protokoll kibontását már nekünk kell valamilyen szoftveres módszerrel megoldani. Ezáltal ki vagyunk szolgáltatva az operációs rendszer feladat- és erőforrás-ütemezésének, amely egy közel 1 Gbps sebességű adatáramlás valós idejű megvalósításánál hamar problémát okoz. Példaként vegyük alapul, hogy a bejövő IQ-adatok demodulálásával amplitúdót számolunk az alábbi képlettel:

$$A = \sqrt{i^2 + q^2}$$

<sup>5</sup> VITA Radio Transport Standard 2018.

Amennyiben az USRP N200 szoftverrádió 50 MSps sebességgel mintavételez, az említett műveletet másodpercenként 50 millió alkalommal kell elvégezni. Önmagában már ez is jelentős erőforrást igénylő feladat, viszont a számítás elvégzését követően a kapott adatokkal még további műveleteket kell végezni, amelyek függenek az elérni kívánt céltól. Ilyen lehet például a vizualizáció vagy korrelációs függvények alkalmazása, amelyek további jelentős számítási kapacitásokat igényelnek.

További problémát okoz, hogy az átvitelre szolgáló hálózati kapcsolatban használt *flow-control* (adatáramlás-szabályozás) nem tud maradéktalanul megvalósulni. Feldolgozás során a vevőoldali hálózati eszköz egy úgynevezett *pause frame* (szünet kérése csomag) küldésével jelzi az adóoldalnak, hogy szüneteltesse a csomagok küldését. A jelen esetben alkalmazott 1 Gbps adatátviteli sebességnél a maximális szünet értéke 33,56 ms. Ebből következik, hogy az adóoldalnak, vagyis az USRP N200 készüléknek az ezen idő alatt keletkező mintát tudnia kell tárolni, mielőtt újakezdi a csomagok továbbítását. Ez hozzávetőlegesen 4,2 MB adatot jelent. Az SDR-ben használt Xilinx Spartan 3A-DSP 1800 típusú FPGA belső BRAM (*block random access memory* – blokk tetszőleges hozzáférésű memória) memóriája használható fel az említett adatkumulálási feladatra. Ha feltételezzük, hogy ezt a memóriát kizárólag erre a célra használja fel, akkor az adatlapban megadott 1512 KB méretével jó közelítéssel egyharmadát tudja teljesíteni a szükséges áthidalásnak.<sup>6</sup> A rádiófrekvenciás jelek mintavételezése valós időben történik, így az említett bufferelési korlátból következik, hogy lesznek esetek, amikor csomagvesztés fog bekövetkezni. Bizonyos esetekben ez elfogadható, ugyanakkor például egy raszterező (monitorkép-visszaállító) alkalmazásnál a kieső adatok a kép szétesését okozzák.

A fentiekből látható tehát, hogy a számítógéppel történő SDR-adatfolyam feldolgozása már viszonylag kis mintavételi sebesség esetén is problémát okozhat. Meg kell említenem, hogy a kereskedelmi forgalomban kapható RFSoc 4x2 megnevezésű SDR-fejlesztőkártya vételi irányban, egyszerre négy csatornán, egyenként 5 GSps sebességgel képes mintavételezni.<sup>7</sup>


## Nagy sebességű adatfeldolgozás FPGA segítségével

A felmerülő probléma leküzdése érdekében a számítógép irányába áramló adatok mennyiségét a lehető legkisebbre kell korlátozni. Amennyiben nem feltétlen szükséges számítógép használata – például látványos vizualizációs célokra –, úgy annak elhagyásával, célhardver segítségével valósítsuk meg a feldolgozást. Ebben nyújtanak segítséget az FPGA-eszközök, vagyis azok az integrált áramkörök, amelyek nagyszámú logikai kaput tartalmaznak, amelyek kapcsolatai kvázi szabadon programozhatók. Ilyen módon jól kézben tartható időzítésekkel és kiszámítható késleltetésekkel valósíthatjuk meg az adatok feldolgozását, teljes mértékben elkerülve a korábban vázolt adatvesztési jelenséget. Nem véletlenül találunk az USRP N200 SDR-ben is ilyen áramkört.

<sup>6</sup> XA Spartan-3A DSP Automotive FPGA Family Data Sheet 2011.

<sup>7</sup> RFSoc 4x2 Overview.

Egy lehetséges megoldás, hogy az SDR-ben lévő FPGA-konfigurációt (*firmware*) módosítjuk. Így nem szükséges további hardverelem, szoftveres megoldással kiegészíthetjük a meglévő eszközt olyan előfeldolgozási metódusokkal, amelyek redukálják a számítógép irányába továbbított adatmennyiséget. Például a korábban említett IQ-Amplitúdó demodulációt megvalósítva megfelelhetjük a szükséges csatornakapacitást. Hátulütője, hogy a meglévő eszköz hardveres adottságaihoz alkalmazkodnunk kell. Az alkalmazott Spartan 3A DSP (*digital signal processor* – digitális jelprocesszor) egy elavult széria, közel 20 évvel ezelőtt dobta piacra a gyártó. Számolnunk kell azzal, hogy az FPGA erőforrásainak jelentős részét lefoglalják az eredeti funkciók, így jelentősen korlátozottak a bővítési lehetőségek.



2. ábra: USRP N200 sematikus felépítése és az előfeldolgozó műveletek lehetséges implementálási helye  
 Forrás: a szerző szerkesztése

Egy másik megoldás, amely nagyobb mozgásteret enged, hogy az SDR-t érintetlenül hagyjuk, és egy külső FPGA-kártyával végezzük az előfeldolgozást, vagy akár a teljes folyamatot. Ez azért is előnyösebb, mert az SDR-ek konfigurációjának forráskódja nem minden esetben hozzáférhető, így előfordulhat, hogy a bővítéshez az eredeti funkciókat is le kellene programoznunk. Annak függvényében, hogy milyen bonyolultságú műveleteket kívánunk végezni, vagy milyen anyagi erőforrások állnak rendelkezésre, számos FPGA-típus közül választhatunk. Mivel az összeköttetéshez Ethernet-kapcsolatot használunk, így első körben az ehhez kapcsolódó paramétereket érdemes számításba venni. Vegyük alapul a Xilinx által gyártott FPGA-k nagy sebességű csatornáit, amelyeket fel lehet használni a kívánt célra.

3. táblázat: Xilinx FPGA-családok nagy sebességű csatornáinak maximális adatátviteli sebessége


FPGA-család	Adó-vevő típus	Max. adatátviteli sebesség csatornánként (Gbps/csatorna)	Max. csatorna-szám	Max. adatátviteli sebesség eszközönként (Gbps/FPGA)
Vitrex UltraScale+	GTY/GTM	32,75/58,0	128/48	8384
Kintex Ultra-Scale+	GTY/GTM	16,3/32,75	44/32	3268
Vitrex UltraScale	GTH/GTY	16,3/30,5	60/60	5616
Kintex UltraScale	GTH/GTY	16,3	64	2086
Virtex 7	GTX/GTH/GTZ	12,5/13,1/28,05	56/96/16	2784
Kintex 7	GTX	12,5	32	800
Artix 7	GTP	6,6	16	211
Zynq UltraScale+	GTR/GTH/GTY	6/16,3/32,75	4/44/28	3268
Zynq 7000	GTX	12,5	16	400
Spartan 6	GTP	3,2	8	51

Forrás: a szerző szerkesztése a High Speed Serial alapján

Látható, hogy a felsorolt eszközök paraméterei jelentősen meghaladják a cikk írásakor hétköznapiak mondható számítógépekben elterjedt 1 Gbps sávszélességű hálózati csatolóképeséget. Ez új perspektívákat nyit nagyobb mintavételi sebességet biztosító SDR-ek alkalmazásának irányába, mivel lehetőségünk nyílik a jelek gyorsabb feldolgozására.

Az Ethernet-kapcsolat létrehozásához az FPGA gyártója kínál előre elkészített konfigurációkat (IP Core), amelyek segítségével könnyen megvalósítható a feldolgozni kívánt adatok fogadása és továbbítása. Ezek magukba foglalják az OSI-réteg egyes és kettős szintjének kezelését is. A nagy sebességű adatkapcsolatnak a hardveres szempontoknak is meg kell felelni, így azok tesztelése javallott. Ehhez nyújt segítséget a Xilinx, hiszen a csatornák meghajtásához és bithiba rátájának meghatározásához elérhetővé teszi a szükséges konfigurációkat és szoftvereket (IBERT<sup>8</sup>).

<sup>8</sup> Integrated Bit Error Ratio Tester 7 Series GTX Transceivers v3.0 (2016).



3. ábra: A Xilinx IBERT-tesztelés után kapott 2D szemdiagramja, amely a csatorna fizikai jóságának megállapítására szolgál

Forrás: a szerző szerkesztése

## Következtetések

Korábbi tapasztalataimra alapozva feltételeztem, hogy nagy mintavételi sebességű, SDR-ből származó adatfolyam feldolgozására hatékonyabb megoldást jelenthet egy FPGA-alapú rendszer, mint egy számítógépen futtatott szoftveres adatfeldolgozó. Az Ettus USRP N200 típusú SDR és az adattovábbításra használt Ethernet-csatorna elemzésével megállapítottam az adatvesztés lehetséges okait. Ezt követően javaslatot fogalmaztam meg, miszerint a probléma elkerülése érdekében érdemes célhardvert alkalmazni, hogy az időzítések és késleltetések közben tarthatók legyenek, és az átviteli rendszer ne függjön a számítógépen futó operációs rendszer sajátosságaitól.

Két lehetséges megoldást vettem górcső alá, ami után megállapítottam, hogy az SDR-hez csatlakoztatott FPGA-kártya jelentheti az optimális megoldást, amelyek közül az aktuális feladatnak megfelelő ár/érték arányút választhatjuk a gyártók kínálatából. Ezen túlmenően, megvalósíthatunk olyan funkciókat is a kártyák segítségével, amelyek teljes egészében kiválthatják a végső feldolgozást vagy elemzést végző számítógépet. Ilyen lehet például AI- (*artificial intelligence* – mesterséges intelligencia) modell futtatása FPGA-n, amely jelentős perspektívákat rejt a SIGINT (*signal intelligence* – rádióelektronikai felderítés) területén is, biztosítva az eredmények gyors rendelkezésre állását.<sup>9</sup>

## Felhasznált irodalom

Ettus Research USRP N200 termékadatlap. Online: [www.ettus.com/all-products/un200-kit/](http://www.ettus.com/all-products/un200-kit/)

HAIG Zsolt et al. (2014): *Elektronikai hadviselés*. Budapest: Nemzeti Közszolgálati Egyetem. Online: <https://opac.uni-nke.hu/webview?infile=&subj=9276&source=webvnd&cgimime=application%2Fpdf%0D%0A>

<sup>9</sup> NÉMETH-VIRÁGH 2023: 3.



- High Speed Serial – Adaptive Computing Solutions Deliver the Highest Bandwidth, Superior Auto-Adaptive Equalization, and Industry-Leading Productivity Tools.* Online: [www.xilinx.com/products/technology/high-speed-serial.html#overview](http://www.xilinx.com/products/technology/high-speed-serial.html#overview)
- Integrated Bit Error Ratio Tester 7 Series GTX Transceivers v3.0* (2016). Online: <https://docs.amd.com/v/u/en-US/pg132-ibert-7series-gtx>
- NÉMETH András – VIRÁGH Krisztián (2023): Mesterséges intelligencia és haderő – További katonai alkalmazási lehetőségek VIII. rész. *Haditechnika*, 57(2), 2–5. Online: <https://doi.org/10.23713/HT.57.2.01>
- RFSoc 4x2 Overview.* Online: [www.rfsoc-pynq.io/rfsoc\\_4x2\\_overview.html](http://www.rfsoc-pynq.io/rfsoc_4x2_overview.html)
- TANG, Helen – WATSON, Susan (2014): *Cognitive Radio Networks for Tactical Wireless Communications.* Kanada: Defence Research and Development. Online: [https://cradpdf.drdc-rddc.gc.ca/PDFS/unc198/p801238\\_A1b.pdf](https://cradpdf.drdc-rddc.gc.ca/PDFS/unc198/p801238_A1b.pdf)
- USRP N200/N210 Networked Series* (2019). Online: [www.ettus.com/wp-content/uploads/2019/01/07495\\_Ettus\\_N200-210\\_DS\\_Flyer\\_HR\\_1.pdf](http://www.ettus.com/wp-content/uploads/2019/01/07495_Ettus_N200-210_DS_Flyer_HR_1.pdf)
- VITA Radio Transport Standard (ANSI/VITA 49) IF Data Packet Format* (2018). Online: [www.redrapids.com/images/whitepapers/TWP-000-001-R00.pdf](http://www.redrapids.com/images/whitepapers/TWP-000-001-R00.pdf)
- XA Spartan-3A DSP Automotive FPGA Family Data Sheet* (2011). Online: <https://docs.amd.com/v/u/en-US/ds705>